# IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

IN RE APPLICATION OF: Toshiki SESHITA			GAU:		
SERIAL NO:New Application			EXAMINER:		
FILED:	Herewith				
FOR:		RRENT GENERATING CIRCUIT, LASER DIODE DRIVING CIRCUIT, AND OPTICAL INICATION TRANSMITTER			
REQUEST FOR PRIORITY					
COMMISSIONER FOR PATENTS ALEXANDRIA, VIRGINIA 22313					
SIR:  ☐ Full benefit of the filing date of U.S. Application Serial Number , filed , is claimed pursuant to the provisions of 35 U.S.C. §120.					
☐ Full bene §119(e):	efit of the filing date(s) of I	J.S. Provisional Application(s) is <b>Application No.</b>	s claimed p <u>Date F</u>	oursuant to the provisions of 35 U.S.C. Filed	
Applicants claim any right to priority from any earlier filed applications to which they may be entitled pursuant to the provisions of 35 U.S.C. §119, as noted below.					
In the matter of the above-identified application for patent, notice is hereby given that the applicants claim as priority:					
COUNTRY Japan		APPLICATION NUMBER 2003-124034		IONTH/DAY/YEAR pril 28, 2003	
Certified copies of the corresponding Convention Application(s)  are submitted herewith					
☐ will be submitted prior to payment of the Final Fee					
□ were filed in prior application Serial No. filed					
were submitted to the International Bureau in PCT Application Number Receipt of the certified copies by the International Bureau in a timely manner under PCT Rule 17.1(a) has been acknowledged as evidenced by the attached PCT/IB/304.					
☐ (A) Application Serial No.(s) were filed in prior application Serial No. filed ; and					
☐ (B) Application Serial No.(s)					
☐ are submitted herewith					
☐ will be submitted prior to payment of the Final Fee					
		· R	Respectfully	y Submitted,	
				PIVAK, McCLELLAND, NEUSTADT, P.C.	
		$\overline{N}$	Marvin J. S <sub>1</sub>	CIMM MGULL	
Customer Number			Registration No. 24,913		
22850			C. Irvin McClelland		
Tel. (703) 413-3000			Registration Number 21,124		

Fax. (703) 413-2220 (OSMMN 05/03)

# 日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2003年 4月28日

出 願 番 号 Application Number:


特願2003-124034

[ST. 10/C]:

[ J P 2 0 0 3 - 1 2 4 0 3 4 ]

出 願 人
Applicant(s):

株式会社東芝



特許庁長官 Commissioner, Japan Patent Office 2003年 8月12日





【書類名】 特許願

【整理番号】 14142001

【提出日】 平成15年 4月28日

【あて先】 特許庁長官殿

【国際特許分類】 H01S 3/096

【発明の名称】 バイアス電流生成回路、レーザダイオード駆動回路及び

光通信用送信器

【請求項の数】 8

【発明者】

【住所又は居所】 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝

マイクロエレクトロニクスセンター内

【氏名】 瀬下敏樹

【特許出願人】

【識別番号】 000003078

【住所又は居所】 東京都港区芝浦一丁目1番1号 ・

【氏名又は名称】 株式会社 東 芝

【代理人】

【識別番号】 100075812

【弁理士】

【氏名又は名称】 吉 武 賢 次

【選任した代理人】

【識別番号】 100088889

【弁理士】

【氏名又は名称】 橘 谷 英 俊

【選任した代理人】

【識別番号】 100082991

【弁理士】

【氏名又は名称】 佐 藤 泰 和

【選任した代理人】

【識別番号】

100096921

【弁理士】

【氏名又は名称】 吉 元

弘

【選任した代理人】

【識別番号】

100103263

【弁理士】

【氏名又は名称】 川

崎

康

【手数料の表示】

【予納台帳番号】

087654

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】

要

# 【書類名】 明細書

【発明の名称】 バイアス電流生成回路、レーザダイオード駆動回路及び光通信用送信器

### 【特許請求の範囲】

### 【請求項1】

高電源電圧が入力される高電源電圧端子と低電源電圧が入力される低電源電圧 端子とに接続され、温度に依存せず一定の第1の電圧を出力する第1の出力端子 と、温度に応じて変化する第2の電圧を出力する第2の出力端子とを有するバン ドギャップリファレンス回路と、

前記低電源電圧端子と第1の端子との間に接続された第1の抵抗と、前記第1 の端子と第1の電流供給端子との間に接続された第1の電流経路とを含み、前記 第2の電圧を参照電位とし、温度に依存し前記第1の抵抗に応じた第1の電流を 前記第1の電流供給端子から出力する第1の低電位側定電流源回路と、

前記低電源電圧端子と第2の端子との間に接続された第2の抵抗と、前記第2 の端子と第2の電流供給端子との間に接続された第2の電流経路とを含み、前記 第1の電圧を参照電位とし、温度に依存せず前記第2の抵抗に応じた第2の電流 を前記第2の電流供給端子から出力する第2の低電位側定電流源回路と、

前記高電源電圧端子に一端が接続された第3の抵抗と、

前記第3の抵抗の他端と前記低電源電圧端子との間に接続され、前記第1の電圧を参照電位とし、温度に依存しない第3の電流を前記第3の抵抗に流す第3の低電位側定電流源回路と、

前記高電源電圧端子と第3の端子との間に接続された第4の抵抗と、前記第3 の端子と第3の電流供給端子との間に接続された第3の電流経路とを含み、前記 第3の抵抗の他端における第3の電圧を参照電位とし、温度に依存せず前記第4 の抵抗に応じた第4の電流を前記第3の電流供給端子から出力する高電位側定電 流源回路と、

前記高電源電圧端子に接続され前記高電源電圧を供給され、参照電流端子から 供給された電流に応じてバイアス電流を生成するカレントミラー回路と、

を備え、

前記第1の電流供給端子と前記第2の電流供給端子と前記第3の電流供給端子とが前記参照電流端子に接続されていることを特徴とするバイアス電流生成回路。

### 【請求項2】

前記第1の低電位側定電流源回路は、

前記第2の出力端子に正転入力端子が接続され、前記第1の端子に反転入力端子が接続された第1のオペアンプと、

前記第1の電流供給端子にドレインが接続され、前記第1のオペアンプの出力端子にゲートが接続され、前記第1の端子にソースが接続された第1のNMOSトランジスタとを有し、

前記第2の低電位側定電流源回路は、

前記第1の出力端子に正転入力端子が接続され、前記第2の端子に反転入力端子が接続された第2のオペアンプと、

前記第2の電流供給端子にドレインが接続され、前記第2のオペアンプの出力端子にゲートが接続され、前記第2の端子にソースが接続された第2のNMOSトランジスタとを有し、

前記高電位側定電流源回路は、

前記第3の端子に反転入力端子が接続され、前記第3の抵抗の他端に正転入力端子が接続された第3のオペアンプと、

前記第3の端子にソースが接続され、前記第3のオペアンプの出力端子にゲートが接続され、前記第3の電流供給端子にドレインが接続された第1のPMOSトランジスタとを有することを特徴とする請求項1記載のバイアス電流生成回路

# 【請求項3】

前記第1の低電位側定電流源回路は、

前記第2の出力端子に正転入力端子が接続され、前記第1の端子に反転入力端子が接続された第1のオペアンプと、

前記第1の電流供給端子にコレクタが接続され、前記第1のオペアンプの出力端子にベースが接続され、前記第1の端子にエミッタが接続された第1のNPN

バイポーラトランジスタとを有し、

前記第2の低電位側定電流源回路は、

前記第1の出力端子に正転入力端子が接続され、前記第2の端子に反転入力端子が接続された第2のオペアンプと、

前記第2の電流供給端子にコレクタが接続され、前記第2のオペアンプの出力端子にベースが接続され、前記第2の端子にエミッタが接続された第2のNPNバイポーラトランジスタとを有し、

前記高電位側定電流源回路は、

前記第3の端子に反転入力端子が接続され、前記第3の抵抗の他端に正転入力端子が接続された第3のオペアンプと、

前記第3の端子にエミッタが接続され、前記第3のオペアンプの出力端子にベースが接続され、前記第3の電流供給端子にコレクタが接続された第1のPNPバイポーラトランジスタとを有することを特徴とする請求項1記載のバイアス電流生成回路。

# 【請求項4】

前記第3の低電位側定電流源回路は、

前記第1の出力端子に正転入力端子が接続された第4のオペアンプと、

前記第3の抵抗の他端にドレインが接続され、前記第4のオペアンプの出力端子にゲートが接続された第3のNMOSトランジスタと、

前記第4のオペアンプの反転入力端子と、前記第3のNMOSトランジスタのソースとに一端が接続され、他端が前記低電源電圧端子に接続された第5の抵抗とを有し、

前記カレントミラー回路は、

前記高電源電圧端子にソースが接続され、前記参照電流端子にゲート及びドレインが接続された第2のPMOSトランジスタと、

前記高電源電圧端子にソースが接続され、前記参照電流端子にゲートが接続され、ソースから前記バイアス電流を出力する第3のPMOSトランジスタとを有することを特徴とする請求項1又は2記載のバイアス電流生成回路。

### 【請求項5】

前記第3の低電位側定電流源回路は、

前記第1の出力端子に正転入力端子が接続された第4のオペアンプと、

前記第3の抵抗の他端にコレクタが接続され、前記第4のオペアンプの出力端子にベースが接続された第3のNPNバイポーラトランジスタと、

前記第4のオペアンプの反転入力端子と、前記第3のNMOSトランジスタの エミッタとに一端が接続され、他端が前記低電源電圧端子に接続された第5の抵 抗とを有し、

前記カレントミラー回路は、

前記高電源電圧端子にソースが接続され、前記参照電流端子にゲート及びドレインが接続された第2のPNPバイポーラトランジスタと、

前記高電源電圧端子にソースが接続され、前記参照電流端子にゲートが接続され、ソースから前記バイアス電流を出力する第3のPNPバイポーラトランジスタとを有することを特徴とする請求項1又は3記載のバイアス電流生成回路。

### 【請求項6】

前記第1の抵抗、前記第2の抵抗及び前記第4の抵抗は、固定抵抗、可変抵抗 、又は電子ボリュームICのいずれかであることを特徴とする請求項1乃至5の いずれかに記載のバイアス電流生成回路。

### 【請求項7】

前記高電源電圧端子に一端が接続された第6の抵抗と、

前記第6の抵抗の他端にコレクタが接続され、ベースに一方の差動入力信号が 入力される第4のNPNバイポーラトランジスタと、

前記高電源電圧端子に一端が接続された第7の抵抗と、

前記第7の抵抗の他端にコレクタが接続され、ベースに他方の差動入力信号が 入力される第5のNPNバイポーラトランジスタと、

前記第4及び第5のNPNバイポーラトランジスタのエミッタにコレクタが接続され、電流入力端子にベースが接続され、エミッタが直接または第8の抵抗を介して接地された第6のNPNバイポーラトランジスタとを有し、

前記差動入力信号を入力されて差動増幅を行い、レーザダイオードを駆動する ための駆動電流信号を前記第4及び第5のNPNバイポーラトランジスタのコレ クタの少なくともいずれか一方から生成する差動出力部と、

請求項1乃至5のいずれかに記載の前記バイアス電流生成回路と、

前記バイアス電流生成回路が生成した前記バイアス電流を供給され、増幅して 前記差動出力部の前記電流入力端子に供給する駆動電流制御部と、

を備えることを特徴とするレーザダイオード駆動回路。

# 【請求項8】

請求項7記載の前記レーザダイオード駆動回路と、

前記レーザダイオード駆動回路が生成した前記駆動電流信号を供給されるレーザダイオードと、

を備えることを特徴とする光通信用送信器。

# 【発明の詳細な説明】

[0001]

# 【発明の属する技術分野】

本発明は、バイアス電流生成回路、レーザダイオード駆動回路及び光通信用送 信器に関する。

 $[0\ 0\ 0\ 2]$ 

#### 【従来の技術】

レーザダイオードを駆動する回路は、シリアライザあるいはマルチプレクサと よばれる時間多重回路から出力された高速デジタル信号を増幅し、レーザダイオ ードを駆動するに必要な駆動電流を出力する。

[0003]

ここで、レーザダイオード駆動回路は、単に高速信号を増幅するのみならず、 温度に依存した駆動電流を供給することが要求される。

#### [0004]

一般に、レーザダイオードは温度が上昇すると発光閾値電流が増加し、かつ発 光効率が低下する。ここで、発光閾値電流とは、発光を開始する駆動電流の値で あり、発光効率とは光出力信号電力振幅を駆動電流で微分した値である。

#### [0005]

発光閾値電流の増加に対しては、レーザダイオード駆動回路内の高速信号処理

用アンプとは別に設けられたバイアス電流発生回路の電流値を制御することによって対処する。その制御とは、レーザダイオードに近接して設けられたモニタ用フォトダイオードからの出力電流を受け、その値に応じてバイアス電流を調整するというものである。

# [0006]

このようなバイアス電流発生器で生成された直流電流は、レーザダイオードの 平均発光電力を決定する。これをモニタ用フォトダイオードが検知し、その信号 がバイアス電流発生器に戻されるという負帰還のパスにより、平均発光電力が温 度に依存しないように制御することができる。

### [0007]

次に、レーザダイオードの温度上昇に伴う発光効率の低下を補償する手法について説明する。

### [0008]

図5に、レーザダイオードを駆動する駆動回路のうち、特に高速信号増幅部に 対応する部分の構成を示す。この高速信号増幅部は、駆動電流制御部1と、差動 出力部2と、ドライバ段として差動増幅器DA100とを有する。

#### [0009]

差動増幅器DA100の正転入力端子IN+及び反転入力端子IN-に1対の 差動信号が入力し、このドライバ段を経て最終増幅段としての差動出力部2に入 力され出力される。

### [0010]

この差動出力部2は、バイポーラトランジスタQ200及びQ201を含む差動回路ECL (Emitter Coupled Logic) として構成されているが、バイポーラトランジスタの替わりにMESFETやMOSFET等のFETトランジスタを用いて構成する場合もある。

#### $[0\ 0\ 1\ 1]$

差動出力部2は、抵抗R100及びR101、差動対を成すバイポーラトランジスタQ20及びQ201と、電流源トランジスタであるバイポーラトランジスタQ202とを備える。

### [0012]

バイポーラトランジスタQ202のベースに供給するバイアス電流は、駆動電流制御部1により制御される。尚、バイポーラトランジスタQ202のエミッタは図中直接接地されているが、抵抗を介して接地されてもよい。

### [0013]

この駆動電流制御部1は、バイアス電流Ibiasを生成するバイアス電流生成回路BGC1と、バイポーラトランジスタQ100、Q101とを有し、差動出力部2のトランジスタQ202とカレントミラー回路を形成している。

# [0014]

ここで、バイアス電流生成回路BGC1が発生するバイアス電流Ibiasは、レーザダイオードの特性に対応できるように、温度が上昇すると所望の割合で上昇するように予め設定される必要がある。

### [0015]

従来のバイアス電流生成回路について、図6を用いて説明する。

# [0016]

このバイアス電流生成回路は、抵抗R1、R2、R3、R4、NPNトランジスタQ1、Q2、NチャネルトランジスタN1、及びオペアンプOP1を含むバンドギャップリファレンス回路BGRCと、NチャネルトランジスタN3、オペアンプOP4、外付け用端子PAD1、外付け抵抗R7を含む低電位側定電流源回路LCS1と、NチャネルトランジスタN4、オペアンプOP5、外付け用端子PAD2、外付け抵抗R9を含む低電位側定電流源回路LCS2と、PチャネルトランジスタP2及びP3とを有するカレントミラー回路とを備える。

#### [0017]

抵抗R1、R2、R3、R4、NPNトランジスタQ1、Q2、NチャネルトランジスタN1、及びオペアンプOP1を含む回路は、バンドギャップリファレンス回路BGRCとして動作するように、各々の素子のパラメータが設定されている。

### [0018]

これにより、オペアンプOP1の出力電位V2は、温度及び電源電圧Vccに依

存することなく約1. 2Vを維持する。電位V2とは逆に、抵抗R3と抵抗R4 との接続ノードからは、絶対温度に比例した接点電位V1が生成される。この電位V1は、室温で電位V2の半分の値(約0.6V)となる。

# [0019]

NPNトランジスタN1は、電源投入時に一瞬ハイレベルになりその後速やかに接地電位Vssになる起動信号Startupにより制御されるスタートアップ回路を構成し、電源投入直後にバンドギャップリファレンス回路BGRCを所望の動作点に到達させるために設けられている。

# [0020]

バンドギャップリファレンス回路BGRCから生成された2つの電位V1、V2を参照電位とする2組の定電流源回路は、それぞれ電流I1、I2を生成する。

# [0021]

即ち、オペアンプOP4、NPNトランジスタN3及び抵抗R7を備える第1の定電流源回路は電流 I 1 (= V 1 / R 7)を生成し、オペアンプOP5、NPNトランジスタN4及び抵抗R9を備える第2の定電流源回路は電流 I 2 (= V 2 / R 9)を生成する。ここで抵抗R7及びR9は、外部端子PAD1、PAD2と接地電圧 V ss端子との間にそれぞれ接続されており、レーザダイオード駆動回路を構成する半導体集積回路の外部に設けられるものであって、固定抵抗、可変抵抗、あるいは電子ボリューム I C 等により実現される。

### [0022]

電流 I 1 と電流 I 2 とが加算されて電流 I 3 となり、これが 2 つの P M O S トランジスタ P 2 及び P 3 で形成されたカレントミラー回路のリファレンス電流となる。これにより、ミラー電流として P M O S トランジスタ P 3 と P M O S トランジスタ P 2 のゲート幅比(M)で増幅されたバイアス電流 I biasが出力される。このバイアス電流 I biasが、最終的に図 5 に示された駆動電流制御部 1 におけるバイアス電流発生回路 B G C 1 から出力されるバイアス電流 I biasとなる。トランジスタ Q 1 0 0、Q 1 0 1、Q 1 0 2 はカレントミラーを構成しており、差動出力部 2 のトランジスタ Q 2 0 2 のコレクタ電流は Q 2 0 2 と Q 1 0 1 のサイズ比にリファレンス電流 I biasを乗じた値となる。この結果、レーザダイオード

駆動電流振幅は、リファレンス電流Ibiasに比例したものとなる。

[0023]

以上より、Ibiasは絶対温度をTとすると、以下の式(1)で表される。

I bias 
$$=M \times I 3$$
  
 $=M \times (I 1 + I 2)$   
 $=M \times \{(V 1/R 7) + (V 2/R 9)\}$   
 $=M \times \{A \times T/R 7 + B\}$  (1)

[0024]

ここで、A、Bは定数であり、それぞれ次のように表される。

$$A = (0. \ 0 \ 0 \ 4 / R \ 7) \times T \tag{2}$$

$$B = 1. 2 / R 9$$
 (3)

[0025]

図7に、電流 I 1、 I 2、 I 3のそれぞれの温度依存性の一例を示す。

[0026]

抵抗値R7及びR9の値によって、電流I1と電流I2との比率を変化させることができる。電流I2の比率を高めるとバイアス電流Ibiasの温度依存性が小さくなり、反対に電流I1の比率を高めるとバイアス電流Ibiasの温度依存性が大きくなる。

[0027]

このように、個々のレーザダイオードの発光効率の温度依存性に応じて、外部 抵抗R7、R9の値を調整することにより、レーザダイオードの光出力振幅を温 度に依らず一定にすることができる。

[0028]

ところで、図6に示されたバイアス電流生成回路では、抵抗R9を無限大にした場合、即ち抵抗R9を取り除いた場合に、バイアス電流Ibiasは絶対零度でゼロとなり、温度に比例した特性を有することになる。

[0029]

この時、ある温度Toにおけるバイアス電流Ibiasを基準にしたとすると、バイアス電流Ibiasの温度1度当りの上昇率は1/Toとなる。今、温度Toを室

温 (300K) とすると、バイアス電流 I biasの温度に対する変化率は1/30 0 ≒ 3333 P P M となる。

[0030]

一般に、レーザダイオードの発光効率の温度依存性は、3333PPM以上に大きいものが多い。そのようなレーザダイオードに対しては、図6に示されたバイアス電流生成回路を有するレーザダイオード駆動回路では温度補償することができず、温度に依存しない光信号電力振幅を得ることができないという問題があった。

[0031]

以下に、従来の電流制御技術を開示する文献を示す。

[0032]

【特許文献1】

特開2000-244250号公報

[0033]

【発明が解決しようとする課題】

上述のように、従来のバイアス電流生成回路では、レーザダイオードの発光効率の温度依存性に対して十分に温度補償を行うことができないという問題があった。

[0034]

本発明は上記事情に鑑み、レーザダイオードの温度依存性を十分に補償し、温度に依存しない光信号電力振幅を得ることを可能にするバイアス電流生成回路、このバイアス電流生成回路を有するレーザダイオード駆動回路及び光通信用送信器を提供することを目的とする。

[0035]

【課題を解決するための手段】

本発明のバイアス電流生成回路は、

高電源電圧が入力される高電源電圧端子と低電源電圧が入力される低電源電圧 端子とに接続され、温度に依存せず一定の第1の電圧を出力する第1の出力端子 と、温度に応じて変化する第2の電圧を出力する第2の出力端子とを有するバン ドギャップリファレンス回路と、

前記低電源電圧端子と第1の端子との間に接続された第1の抵抗と、前記第1 の端子と第1の電流供給端子との間に接続された第1の電流経路とを含み、前記 第2の電圧を参照電位とし、温度に依存し前記第1の抵抗に応じた第1の電流を 前記第1の電流供給端子から出力する第1の低電位側定電流源回路と、

前記低電源電圧端子と第2の端子との間に接続された第2の抵抗と、前記第2 の端子と第2の電流供給端子との間に接続された第2の電流経路とを含み、前記 第1の電圧を参照電位とし、温度に依存せず前記第2の抵抗に応じた第2の電流 を前記第2の電流供給端子から出力する第2の低電位側定電流源回路と、

前記高電源電圧端子に一端が接続された第3の抵抗と、

前記第3の抵抗の他端と前記低電源電圧端子との間に接続され、前記第1の電 圧を参照電位とし、温度に依存しない第3の電流を前記第3の抵抗に流す第3の 低電位側定電流源回路と、

前記高電源電圧端子と第3の端子との間に接続された第4の抵抗と、前記第3 の端子と第3の電流供給端子との間に接続された第3の電流経路とを含み、前記 第3の抵抗の他端における第3の電圧を参照電位とし、温度に依存せず前記第4 の抵抗に応じた第4の電流を前記第3の電流供給端子から出力する高電位側定電 流源回路と、

前記高電源電圧端子に接続され前記高電源電圧を供給され、参照電流端子から供給された電流に応じてバイアス電流を生成するカレントミラー回路とを備え、

前記第1の電流供給端子と前記第2の電流供給端子と前記第3の電流供給端子 とが前記参照電流端子に接続されていることを特徴とする。

#### [0036]

ここで前記第1の低電位側定電流源回路は、

前記第2の出力端子に正転入力端子が接続され、前記第1の端子に反転入力端子が接続された第1のオペアンプと、

前記第1の電流供給端子にドレインが接続され、前記第1のオペアンプの出力端子にゲートが接続され、前記第1の端子にソースが接続された第1のNMOSトランジスタとを有し、

前記第2の低電位側定電流源回路は、

前記第1の出力端子に正転入力端子が接続され、前記第2の端子に反転入力端子が接続された第2のオペアンプと、

前記第2の電流供給端子にドレインが接続され、前記第2のオペアンプの出力端子にゲートが接続され、前記第2の端子にソースが接続された第2のNMOSトランジスタとを有し、

前記高電位側定電流源回路は、

前記第3の端子に反転入力端子が接続され、前記第3の抵抗の他端に正転入力端子が接続された第3のオペアンプと、

前記第3の端子にソースが接続され、前記第3のオペアンプの出力端子にゲートが接続され、前記第3の電流供給端子にドレインが接続された第1のPMOSトランジスタとを有するものであってよい。

### [0037]

ここで、第1、第2のNMOSトランジスタ、第1のPMOSトランジスタの替わりに、第1、第2のNPNバイポーラトランジスタ、第1のPNPバイポーラトランジスタを用いてもよい。

#### [0 0.3 8]

また前記第3の低電位側定電流源回路は、

前記第1の出力端子に正転入力端子が接続された第4のオペアンプと、

前記第3の抵抗の他端にドレインが接続され、前記第4のオペアンプの出力端子にゲートが接続された第3のNMOSトランジスタと、

前記第4のオペアンプの反転入力端子と、前記第3のNMOSトランジスタのソースとに一端が接続され、他端が前記低電源電圧端子に接続された第5の抵抗とを有し、

前記カレントミラー回路は、

前記高電源電圧端子にソースが接続され、前記参照電流端子にゲート及びドレインが接続された第2のPMOSトランジスタと、

前記高電源電圧端子にソースが接続され、前記参照電流端子にゲートが接続され、ソースから前記バイアス電流を出力する第3のPMOSトランジスタとを有

するものであってよい。

# [0039]

ここで、第3のNMOSトランジスタ、第2、第3のPMOSトランジスタの替わりに、第3のNPNバイポーラトランジスタ、第2、第3のPNPバイポーラトランジスタを用いることもできる。

### [0040]

前記第1の抵抗、前記第2の抵抗及び前記第4の抵抗は、固定抵抗、可変抵抗 、又は電子ボリュームICのいずれかであってもよい。

### [0041]

本発明のレーザダイオード駆動回路は、

前記高電源電圧端子に一端が接続された第6の抵抗と、

前記第6の抵抗の他端にコレクタが接続され、ベースに一方の差動入力信号が 入力される第4のNPNバイポーラトランジスタと、

前記高電源電圧端子に一端が接続された第7の抵抗と、

前記第7の抵抗の他端にコレクタが接続され、ベースに他方の差動入力信号が 入力される第5のNPNバイポーラトランジスタと、

前記第4及び第5のNPNバイポーラトランジスタのエミッタにコレクタが接続され、電流入力端子にベースが接続され、エミッタが直接または第8の抵抗を介して接地された第6のNPNバイポーラトランジスタとを有し、

前記差動入力信号を入力されて差動増幅を行い、レーザダイオードを駆動する ための駆動電流信号を前記第4及び第5のNPNバイポーラトランジスタのコレ クタの少なくともいずれか一方から生成する差動出力部と、

請求項1乃至5のいずれかに記載の前記バイアス電流生成回路と、

前記バイアス電流生成回路が生成した前記バイアス電流を供給され、増幅して 前記差動出力部の前記電流入力端子に供給する駆動電流制御部とを備えることを 特徴とする。

### [0042]

また本発明の光通信用送信器は、

前記レーザダイオード駆動回路と、前記レーザダイオード駆動回路が生成した

前記駆動電流信号を供給されるレーザダイオードとを備えることを特徴とする。

[0043]

# 【発明の実施の形態】

以下、本発明の実施の形態について図面を参照して説明する。

[0044]

本発明の一実施の形態によるバイアス電流生成回路の構成を図1に示す。

[0045]

また、図2に示されたように、本発明の一実施の形態によるレーザダイオード 駆動回路LDDCは、図1に示されたバイアス電流生成回路BGC11を含む駆 動電流制御部11、ドライバ段CP100、差動出力部2、電流源CSを備えて いる。

[0046]

さらに本発明の一実施の形態による光通信用送信器は、図2に示されたように、本実施の形態によるレーザダイオード駆動回路LDDCと、レーザダイオード LDとを備え、さらに波形の歪み抑制のため抵抗R11、容量C1及び抵抗R1 2を含むRCフィルタRCF、抵抗Rd、チョークコイルCCを含んでいる。

[0047]

図1に示された本実施の形態のバイアス電流生成回路は、図6に示された従来のバイアス電流生成回路の構成に、低電位側電流源回路LCS3、高電位側電流源回路HCS1が付加されたものとなっている。本実施の形態において、従来の要素と同一の要素には同一の番号を付して説明を省略する。

[0048]

低電位側電流源回路LCS3は、バンドギャップリファレンス回路BGRCに含まれるオペアンプOP1の出力端子から出力される電位V2を参照電位とし、正転入力端子に入力するオペアンプOP2、抵抗R6の一端にドレインが接続され、ソースがオペアンプOP2の反転入力端子に接続され、ゲートがオペアンプOP2の出力端子に接続されたNMOSトランジスタN2、トランジスタN2のソースと接地端子との間に接続された抵抗R5を有する。

[0049]

この低電位側電流源回路LCS3と、トランジスタN2のドレインに一端が接続され、電源電圧VCC端子に他端が接続された抵抗R6とで、電圧V2を所望レベルだけシフトしてオペアンプOP3の正転入力端子に参照電位V3として入力する電圧シフト回路VSCを構成する。

# $[0\ 0.5\ 0]$

低電位側電流源回路LCS3は、温度に依存しない電位V2を参照電位として与えられる。抵抗R6、トランジスタN2、抵抗R5を流れ、温度に依存しない電流をIxとすると、電流Ixは以下の式(4)で表され、また電位V3は以下の式(5)で表される。

$$I x = V 2 / R 5 \tag{4}$$

$$V = VCC - R \cdot I = VCC - (R \cdot I \cdot I) + VCC - (R \cdot I) + VCC -$$

### [0051]

高電位側電流源回路HCS1は、電源電圧VCC端子と外部端子PAD3との間に接続された抵抗R8、外部端子PAD3に反転入力端子が接続され、トランジスタN2のドレインに正転入力端子が接続されたオペアンプOP3、外部端子PAD3にソースが接続され、ゲートがオペアンプOP3の出力端子に接続され、ドレインが低電位側電流源回路LCS1のトランジスタN3のドレインに接続されたPMOSトランジスタP1を有する。

### [0052]

高電位側電流源回路HCS1は、温度に依存しない参照電圧V3を供給されるので、トランジスタP1には温度に依存しない電流 I4が流れる。この電流 I4の値は、抵抗 R8の抵抗値によって調整される。

### [0053]

このような構成を有する本実施の形態は、外部抵抗R7、R8、R9の有無によって次のように動作する。

### [0054]

- (1)抵抗R7及びR8の抵抗値が無限大で、抵抗R9の抵抗値が有限であるとき、バイアス電流Ibiasは温度に依存することなく一定値を維持する。
- (2) 抵抗R8の抵抗値が無限大で、抵抗R7及びR8の抵抗値が有限のとき、

バイアス電流 I biasは絶対零度で有限の値を有し、温度に対して線形に増加する。

- (3)抵抗R8及びR9の抵抗値が無限大で、抵抗R7の抵抗値が有限のとき、バイアス電流Ibiasは絶対零度でゼロとなり、温度に比例する。
- (4)抵抗R9の抵抗値が無限大で、抵抗R8及びR9の抵抗値が有限のとき、バイアス電流 I biasはある有限な温度 Tthまでゼロを維持し、温度 Tthを超えると温度に対して線形に増加する。

### [0055]

上記(1)から(3)の特性は、図6に示された回路と同様であるが、本実施の形態はさらに上記(4)の特性を有する。図3のグラフに、上記(4)の特性を示す。

### [0056]

この図に示されたように、バイアス電流 I biasのミラー元となるトランジスタ P2に流れる電流 I3は、Tth(約120K)までゼロであり、このTthを 超えると温度に対して線形に増加する。

### [0057]

電流 I 4 を生成する高電位側電流源回路 H C S 1 は、ある温度 T t h 以下の温度では定電流源として機能せず、電流 I 1 と同じ値しか供給できないので、電流 I 3 が負の電流になってしまうことはない。

#### [0058]

ここで、閾値となる温度Tt hを上げるには抵抗比R8/R7 $\sigma$ 0値を小さくすればよい。

### [0059]

ある温度T0におけるバイアス電流 I biasの温度1度当りの上昇率Rは、以下の式(6)で表される。

$$R = 1 / (T0 - T t h)$$
 (6)

#### [0060]

よって、温度TthをT0に近づけることにより、実質的に無制限にバイアス電流 I biasの温度変化を大きくすることができる。

### [0061]

このように本実施の形態によれば、外部に接続された抵抗 R 7、 R 8 の値によって温度 T t h を自由に設定できるので、発光効率の温度依存性が大きいレーザダイオードに対しても、十分に温度補償を行うことができる。

### [0062]

即ち、発光効率の温度依存性が大きいレーザダイオードに対しても、温度に依存することなく光出力電力振幅を一定に維持することが可能である。

### [0063]

上述した実施の形態はいずれも一例であって、本発明を限定するものではなく 、本発明の技術的範囲内において様々に変形することが可能である。

### [0064]

例えば、上記実施の形態では、バンドギャップリファレンス回路BGRCに含まれる2つのNPNバイポーラトランジスタQ1、Q2以外のトランジスタは、MOSFETとしている。しかし、図4に示されたように、NMOSトランジスタの替わりにNPNバイポーラトランジスタを使用し、PMOSトランジスタの替わりにPNPバイポーラトランジスタを用いてもよい。

#### $[0\ 0\ 6\ 5]$

また、PMOSトランジスタP2、P3から成るカレントミラー回路を、より高精度にカレントミラー動作をする他の回路に置き換えてもよい。また、バンドギャップリファレンス回路BGRCも、図1、図2、図4に示された回路構成に限らず他の構成を有するものであってもよい。

# [0066]

#### 【発明の効果】

本発明のバイアス電流発生回路は、温度に依存し第1の抵抗に応じた第1の電流を供給する第1の電流供給端子と、温度に依存せず第2の抵抗に応じた第2の電流を供給する第2の電流供給端子と、温度に依存せず第3の抵抗に応じた第4の電流を供給する第3の電流供給端子とがカレントミラー回路の参照電流端子に接続され、この参照電流端子から供給された電流に応じてバイアス電流を生成するものであり、本発明のレーザダイオード駆動回路及び光通信用送信器は、この

ようなバイアス電流をレーザダイオードに供給することで、レーザダイオードの 発光効率の温度依存性が大きい場合であっても温度補償を十分に行い、温度に依 存することなく光出力電力振幅を一定にすることが可能である。

# 【図面の簡単な説明】

#### 図1

本発明の一実施の形態によるバイアス電流生成回路の構成を示す回路図。

### 【図2】

同実施の形態によるバイアス電流生成回路を含むレーザダイオード駆動回路、 光通信用送信器の構成を示す回路図。

### 【図3】

同バイアス電流生成回路におけるバイアス電流の絶対温度に対する依存性を示すグラフ。

### 【図4】

図1におけるMOSトランジスタをバイポーラトランジスタに置き換えた場合の構成を示した回路図。

#### 【図5】

本発明のバイアス電流生成回路を用いることが可能なレーザダイオード駆動回路の構成を示す回路図。

#### 【図6】

従来のバイアス電流生成回路の構成を示す回路図。

# 【図7】

同バイアス電流生成回路におけるバイアス電流の絶対温度に対する依存性を示すグラフ。

#### 【符号の説明】

R1~R9 抵抗

Q1、Q2 NPNバイポーラトランジスタ

N1~N4 NMOSFET


P1~P3 PMOSFET

OP1~OP5 オペアンプ


- V1 バンドギャップリファレンス回路における温度に比例する出力電位
- V2 バンドギャップリファレンス回路における温度に依存しない出力電位
- OUT+、OUT- オペアンプの差動出力端子
- Vcc 高電位電源電圧
- PAD1~PAD3 外部抵抗接続用端子
- Il~I4、Ibias 電流
- Startup スタートアップ信号
- VSC 電圧シフト回路
- LCS1~LCS3 低電位側定電流源回路
- HCS1 高電位側定電流源回路
- LD レーザダイオード
- LDDC レーザダイオード駆動回路


【書類名】 図面

【図1】




【図2】







【図4】




【図5】



【図6】





【書類名】 要約書

【要約】

【課題】 レーザダイオードの温度依存性を十分に補償し、温度に依存しない光信号電力振幅を得ることを可能にするバイアス電流生成回路、このバイアス電流生成回路を有する半導体レーザ駆動回路及び光通信用送信器を提供する。

【解決手段】 低電位側電流源回路LCS1により温度に依存し抵抗R7に応じた電流を第1の電流供給端子から供給し、低電位側電流源回路LCS2により温度に依存せず抵抗R9に応じた電流を第2の電流供給端子から供給し、高電位側電流源回路HCS1により温度に依存せず抵抗R8に応じた電流を供給する第3の電流供給端子とが、カレントミラー回路の参照電流端子に接続されている。この参照電流端子に供給された電流に応じてバイアス電流が生成し、レーザダイオードに供給することで、レーザダイオードの発光効率の温度依存性が大きい場合であっても温度補償を十分に行うことができる。

【選択図】 図1

特願2003-124034

出 願 人 履 歴 情 報

識別番号

[000003078]

2001年 7月 2日

1. 変更年月日 [変更理由]

] 住所変更

住所

東京都港区芝浦一丁目1番1号

氏 名 株式会社東芝

•